## Partial English Translation of

## LAID OPEN unexamined

## JAPANESE PATENT APPLICATION

## Publication No. 05-075201

[0003] to [0009]

[Problem that the Invention is to solve] Since the series resistance of a semiconductor layer device is closely related to, for example, the high-speed modulation characteristic as well as to the stray capacitance, the resistance needs to be reduced as greatly as possible in order to improve the high-speed modulation characteristic. However, the conventional technology has no method of reducing the series resistance of the device as greatly as possible.

[0004] The object of the present invention is to provide a semiconductor laser device in which the high-frequency modulation characteristic can be improved by reducing the series resistance as greatly as possible.
[0005]

[Means for Solving the Problem] The above object is achieved by controlling the carrier concentration of a cladding layer in the vicinity of a re-grown interface at semiconductor laser manufacturing. More specifically, a semiconductor cladding layer located closer to the surface than an active layer is formed of plural semiconductor layers having different carrier concentrations, and a semiconductor layer located on the active layer's side has a carrier concentration ranging from  $2 \times 10^{17}/\text{cm}^3$  to  $1 \times 10^{18}/\text{cm}^3$  and a semiconductor cladding layer located on the surface's side has a carrier concentration ranging from  $1 \times 10^{18}/\text{cm}^3$  to  $5 \times 10^{19}/\text{cm}^3$ . Further, the cladding layer on the active layer's side has a larger thickness than the cladding layer left in the external region of a part with a ridge structure. When the semiconductor layers having the aforementioned carrier concentrations are AlGaAs-based semiconductors, the layers' respective resistances are approximately 0.03 to 0.15  $\Omega$  cm and 0.002 to 0.3  $\Omega$  cm.

# [0006]

[Operations] Generally, the series resistance of a semiconductor laser device, which depends on the carrier concentration of each semiconductor layer and the contact resistance between the semiconductor layer and an electrode, can be reduced by lowering the carrier concentration of the semiconductor layer serving as a current pathway. However, in a semiconductor laser device having a ridge structure in a semiconductor cladding layer on an active layer, when the carrier concentration of the whole cladding layer is increased, the electrical resistance of the cladding layer located outside the ridge structure is lowered due to oscillation transverse mode, thereby increasing a reactive current component irrelevant to laser oscillation flowing through the layer in a transverse In the present invention, a semiconductor cladding layer is formed of a semiconductor layer having a carrier concentration ranging from 1  $\times$  10<sup>17</sup>/cm<sup>3</sup> to 1  $\times$  10<sup>18</sup>/cm<sup>3</sup> and a semiconductor layer having a carrier concentration ranging from  $1 \times 10^{18} \text{/cm}^3$  to  $5 \times 10^{19} \text{/cm}^3$  and the one of the semiconductor layers, which has a lower carrier concentration, is located on the active layer's side. In this way, it becomes possible to lower the series resistance of the device without lowering the electrical resistance of the semiconductor cladding layer left in the external region of the ridge structure for controlling the transverse mode (without inducing increase in reactive current leaking in the transverse direction).

[0007] Further, while it is generally known that the carrier concentration of a re-grown interface in crystal growth is lowered in consequence of, for example, surface oxidization, in the present invention, lowering in the carrier concentration in consequence of, for example, surface oxidation can be compensated since the carrier concentration on the surface's side, that is, the carrier concentration near the crystal re-grown interface can be increased, thereby enabling reduction in the series resistance of the device. [0008] Furthermore, while it is known that frequent impurity doping for increasing a carrier concentration generally results in degradation in crystallinity, the semiconductor cladding layer into which impurities are heavily doped is located apart from the active layer and in addition on the surface's side in the present invention, adverse effect on the reliability of

the semiconductor laser device is extremely small. [0009]

[Embodiment] Hereinafter, an embodiment of the present invention will be described. In Figure 1, reference number 1 denotes an n-type GaAs substrate, reference number 2 denotes an n-AlGaAs cladding layer (the thickness is 1.8  $\mu$  m, the carrier concentration is n to 1  $\times$  10<sup>18</sup>/cm<sup>3</sup>). reference number 3 denotes a multiple quantum well semiconductor laser, reference number 4 denotes a first p-type AlGaAs cladding layer (the thickness is 0.5  $\mu$  m, Zn is doped, the carrier concentration is p to 7  $\times$ 10<sup>17</sup>/cm<sup>3</sup>), reference number 5 denotes a second p-type AlGaAs cladding layer (the thickness is 1.0  $\mu$  m, Zn is dope, the carrier concentration is p to  $1 \times 10^{19}$ /cm<sup>3</sup>), and reference number 6 denotes a p-GaAs interface layer (the thickness is 0.2  $\mu$  m, the carrier concentration is p to 1  $\times$ 10<sup>19</sup>/cm<sup>3</sup>). The aforementioned layers are sequentially grown. A ridge structure having a width of approximately 5  $\mu$  m is formed in a central part of the device along a direction in which light is transmitted, in order to control oscillation transverse mode. Further, the p-type AlGaAs cladding layer 4 outside the ridge has a thickness of approximately 0.3  $\mu$ Reference number 7 denotes an n-type GaAs current confinement layer (the thickness is 1.2  $\mu$  m, the carrier concentration is n to 4  $\times$ 10<sup>18</sup>/cm<sup>3</sup>) formed by selective growth. Reference number 8 denotes a p-type GaAs buried layer (the thickness is 1  $\mu$  m, the carrier concentration is p to 5  $\times$  10<sup>18</sup>/cm<sup>3</sup>) and reference number 9 denotes a p-type GaAs cap layer (the thickness is 0.4  $\mu$  m, the carrier concentration is 1 to 10  $\times$  10<sup>19</sup>/cm<sup>3</sup>). The aforementioned semiconductor laser structure is formed by three cycles of MOCVD. A p-type electrode 10 is formed on the surface while a n-type electrode 11 is formed on the reverse after the reverse is polished and etched by approximately 100  $\mu$  m. Finally, after the cavity length of 400  $\mu$  m is made by cleaving, assembling is performed on a SiC submount.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-075201

(43)Date of publication of application: 26.03.1993

(51)Int.CI.

H01S 3/18

(21)Application number: 03-232938

(71)Applicant: HITACHI LTD

(22)Date of filing:

12.09.1991

(72)Inventor: YAMASHITA SHIGEO

**NAKATSUKA SHINICHI** 


**UCHIDA KENJI** 

## (54) SEMICONDUCTOR LASER

## (57)Abstract:

PURPOSE: To offer a construction of a semiconductor laser having a ridge construction reducing serial resistance.

CONSTITUTION: A clad layer on the upper part of an active layer 3 is formed of a plurality of semiconductor layers 4, 5 of different carrier concentration while making carrier concentration of the semiconductor layer 4 located on the active layer side to be in the range from  $2 \times 1017$  to  $1 \times 1018/\text{cm}3$  and controlling carrier concentration of a semiconductor clad layer 5 located or the surface side to the range from  $1 \times 1018$  to  $5 \times 1019/\text{cm}3$ . Further, the thickness of a clad layer 4 located on the active layer side is made larger than the thickness of a clad layer left in the outside region of a ridge construction part.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-75201

(43)公開日 平成5年(1993)3月26日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 S 3/18

9170-4M

審査請求 未請求 請求項の数6(全 3 頁)

(21)出願番号

特願平3-232938

(22)出願日

平成3年(1991)9月12日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 山下 茂雄

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 中塚 慎一

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 内田 憲治

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男


## (54)【発明の名称】 半導体レーザ素子

### (57)【要約】

【目的】直列抵抗を低減するリッジ構造半導体レーザの 構造を提供する。

【構成】活性層 3上部のクラッド層を複数のキャリア濃度の異なる半導体層 4, 5 で形成し、活性層側に位置する半導体層 4 のキャリア濃度を  $2 \times 10^{17}$  から  $1 \times 10^{18}$  / cm³ の範囲とし、表面側に位置する半導体クラッド層 5 キャリア濃度を  $1 \times 10^{18}$  から  $5 \times 10^{19}$  / cm³ の範囲に制御する。また、活性層側にあるクラッド層 4 の厚さは、リッジ構造部の外側領域に残すクラッド層の厚さよりも大きくする。

(図1)



### 【特許請求の範囲】

【請求項1】第一の導電型の第一半導体クラッド層、第二半導体活性層、第二の導電型の第三半導体クラッド層を含む半導体レーザ素子において、一方のクラッド層が、キャリア濃度が2×10<sup>17</sup>から1×10<sup>18</sup>/cm³の範囲にある半導体層、および、1×10<sup>18</sup>から5×10<sup>19</sup>/cm³の範囲にある半導体層の二層を含み、かつ、前記半導体層のうち低キャリア濃度側の層が前記第二半導体活性層側に位置していることを特徴とする半導体レーザ素子。

【請求項2】第一の導電型の第一半導体クラッド層,第二半導体活性層,第二の導電型の第三半導体クラッド層を含む半導体レーザ素子において、一方のクラッド層の抵抗率が、0.03から0.15Ωcmの範囲にある半導体層、および、0.002から0.03Ωcmの範囲にある半導体層の二層を含み、かつ、前記半導体層のうち高抵抗率側の層が前記第二半導体活性層側に位置していることを特徴とする半導体レーザ素子。

【請求項3】請求項1もしくは2において、前記一方の クラッド層に不純物としてp型のドーパントであるZn 20 が用いられている半導体レーザ素子。

【請求項4】請求項1もしくは2において、前記半導体 クラッド層は、光の進行方向に沿って発振モード制御用 のリッジ構造をなしている半導体レーザ素子。

【請求項5】クラッド層の活性層側に形成する低キャリア濃度層もしくは高抵抗率層の厚さが、上記リッジ構造部の外側に残る半導体クラッド層の厚さよりも大である請求項4記載の半導体レーザ索子。

【請求項6】前記半導体クラッド層は連続的な結晶成長 法によって作製することを特徴とする請求項1ないし5 のいずれか記載の半導体レーザ素子。

#### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は光ディスクメモリ等に応 用する半導体レーザ素子に関する。

#### [0002]

【従来の技術】MOCVD(Metal Organic ChemicalVap or Deposition) によって作製する半導体レーザの構造がアイ イー イー イー 12ス インターナショナル セミコンダクタ レーザ コンファランス ダイジ 40ェスト 278-279頁(1990 九月,ドヴォススイッツアーランド)(IEEE 12th InternationalSemi conductor Laser Conference Digest p. 278-279 (1990 Sept. Davos Switzerland)) に掲載されている。

## [0003]

【発明が解決しようとする課題】半導体レーザ素子の直列抵抗は、浮遊容量と同様に高速変調特性等に密接に関連しており、これを改善するには、抵抗を極力小さくする必要がある。しかし、従来技術は素子の直列抵抗を極50

力小さくする方法については、触れられていない。

【0004】本発明の目的は、直列抵抗を極力小さく し、高周波変調特性等を改善できる半導体レーザ素子を 提供することにある。

#### [0005]

【課題を解決するための手段】上記目的は半導体レーザを作製する際の再成長界面近傍のクラッド層キャリア濃度を制御することにより達成できる。すなわち、活性層よりも表面側にある半導体クラッド層を、キャリア濃度 0 の異なる複数の半導体層より形成し、活性層側に位置する半導体層のキャリア濃度を2×10<sup>17</sup>から1×10<sup>18</sup> /cm³ の範囲とし、表面側に位置する半導体クラッド層キャリア濃度を1×10<sup>18</sup>から5×10<sup>19</sup>/cm³ の範囲に制御する。また、活性層側にあるクラッド層の厚さは、リッジ構造部の外側領域に残すクラッド層の厚さよりも大としておく。前記キャリア濃度の半導体層は、A1GaAs系半導体の場合抵抗率に換算して、およそ、0.15から0.03 Qcm、および0.03 から0.00 Qc mに相当する。

### 0 [0006]

【作用】半導体レーザ素子の直列抵抗は、各半導体層の キャリア濃度、半導体層と電極との接触抵抗に依存して おり、一般には電流の経路となる半導体層のキャリア濃 度を下げることによりこれを低減することが出来る。し かし、発振横モードを行うために、活性層の上部半導体 クラッド層にリッジ構造をもつ半導体レーザ素子では、 クラッド層全体のキャリア濃度を高くしてしまうと、リ ッジ構造の外側に位置するクラッド層の電気抵抗が低下 してしまう。すると、この層を通して横方向に流れるレ ーザ発振に寄与しない無効電流成分が上昇する。本発明 では、半導体クラッド層をキャリア濃度1×10<sup>17</sup>から 1×10<sup>18</sup>/cm<sup>3</sup> の範囲にある半導体層および1×10  $^{18}$ から $5 \times 10^{19}$ /cm $^3$  の範囲にある半導体層の二層よ り構成し、かつ、半導体層のうち低キャリア濃度側の層 を活性層側に位置させる。これにより、横モード制御用 リッジ構造の外側領域に残る半導体クラッド層の電気抵 抗を低下させずに(横方向にもれる無効電流の増加を招 かずに)、素子の直列抵抗を下げることが出来る。

【0007】また、結晶成長における再成長界面は、表面酸化等の影響でキャリア濃度が低下することが知られているが、本発明では表面側、すなわち、結晶再成長界面の近くのキャリア濃度を高くできるため、表面酸化等の影響によるキャリア濃度低下を補償することができ、素子の直列抵抗を低減することができる。

【0008】また、一般にキャリア濃度を高くするため、不純物ドーピングを多く行うと、結晶性が低下することが知られているが、本発明では、高濃度ドーピングを行う半導体クラッド層が活性層と離れており、かつ、表面側にあるため、半導体レーザ素子の信頼性に及ぼす悪影響は極めて少ない。

3

【実施例】以下に本発明の一実施例を示す。図1中で、

### [0009]

1はn型GaAs基板、2はn-AlGaAsクラッド 層 $(1.8 \mu \text{ m}, \text{ キャリア濃度 n} \sim 1 \times 10^{18} \text{/cm}^3)$ 、3 は多重量子井戸型活性層、4は第一のp型AlGaAs クラッド層( $0.5 \mu m$ , Zn ドープ, キャリア濃度  $p\sim$ 7×10<sup>17</sup>/cm³)、5は第二のp型AlGaAsクラッ ド層 $(1.0 \mu m, Zn F-T, p\sim 1\times 10^{19}/cm^3)$ 、 6はp-GaAs界面層(0.2  $\mu$  m, p~1×10<sup>19</sup>/ cm³)である。これらの層は連続的に成長させている。発 10 振横モード制御のために、素子の中央部には光の進行方 向に沿って幅約5μmのリッジ構造を作製した。また、 リッジの外側でのp型AlGaAsクラッド層4の厚さ は約0.3 µmとした。7はn型GaAs電流狭窄層 (1.2 μm, n~4×10<sup>18</sup>/cm³)で、選択成長によ って形成した。8はp型GaAs埋込層(1 µm, p~ 5×10<sup>18</sup>/cm³)、9はp型GaAsキャップ層(0.  $4 \mu m$ , p=1~10×10<sup>19</sup>/cm<sup>3</sup>) である。これらの 半導体レーザ構造は、三回のMOCVDによって形成し た。表面にはp側電極10、裏面側は厚さ約100 μm 20 まで研磨, エッチングを行なった後、n側電極11を形 成した。最後に共振器長400μmに劈開を行なった 後、SiCサブマウント上に組立てた。

【0010】本レーザは発振しきい値約30mA,波長780nmで、80mWまで横基本モードで安定に発振

した。また、光出力 $50\,\mathrm{mW}$ ,環境温度 $70\,\mathrm{C}$ の加速劣化試験でも一千時間以上の安定な動作が確認された。また、素子の直列抵抗は、 $2\,\mathrm{Q}$ 台の良好な値が再現性よく得られた。その結果、比較的大きな浮遊容量が存在するにもかかわらず、 $1\,\mathrm{GH}\,\mathrm{z}$ 以上まで良好な高周波変調特性が得られた。

【0011】なお、実施例ではAlGaAs系半導体レーザについて述べたが、他の系の半導体材料についても適用できるのは言うまでもない。

#### 0 [0012]

【発明の効果】本発明によればリッジ導波路型の半導体レーザを作製する過程で問題となる再成長界面の近くのキャリア濃度低下の悪影響を補償することができ、また、横方向への無効電流を増大させることなしに素子の直列抵抗を低減することができる。

## 【図面の簡単な説明】

【図1】本発明の半導体レーザ素子の光の進行方向と直角な方向の一実施例の断面図。

#### 【符号の説明】

1…n型GaAs基板、2…n型AlGaAsクラッド層、3…量子井戸型活性層、4…第一のp型AlGaAsクラッド層、5…第二のp型AlGaAsクラッド層、6…p型GaAs界面層、7…n型GaAs電流狭窄層、8…p型GaAs埋込層、9…p型キャップ層。

【図1】

(図1)

